登录
首页 » Verilog » Verilog 浮点计算

Verilog 浮点计算

于 2023-05-14 发布 文件大小:2.31 kB
0 51
下载积分: 2 下载次数: 1

代码说明:

这段代码在 verilog 的用于计算 2 的浮点数,需要计算的保险带的 all32 位,它可以用。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • C8051F340核心板资料包
    C8051F340/1/2/3/4/5/6/7 全速 USB FLASH 微控制器(C8051F340/1/2/3/4/5/6/7 full speed USB FLASH microcontroller)
    2017-07-24 09:41:26下载
    积分:1
  • 电路四倍频算法
    说明:  电路四倍频算法,具有去毛刺,整形功能,方向及计数(Circuit quadruple frequency algorithm, with deburring, shaping function)
    2020-06-20 01:00:02下载
    积分:1
  • 10_rom_test
    介绍如何使用 FPGA 内部的 ROM 以及程序对该 ROM 的数据读操作。(This paper introduces how to use the ROM inside the FPGA and how to read the data of the ROM by the program.)
    2019-03-30 16:39:57下载
    积分:1
  • SPI MCU
    SPI slave接口协议,基于verilog,调试可用
    2022-02-10 07:47:32下载
    积分:1
  • top
    脉冲多普勒雷达回波信号相干积累的VHDL源程序(pulse Doppler radar echo signal coherent accumulation of VHDL source)
    2021-04-22 20:28:48下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • pingpang_ram
    乒乓RAM静态随机存储器的控制,用于解决数据流连续存储问题。(Ping pong RAM static random access control, to solve the problem of continuous data flow storage.)
    2020-09-22 10:17:50下载
    积分:1
  • 基于Verilog的32位CRC校验
    基于Verilog语言的8位数据32位校验码,本模块以一次读取256个数据为例,循环产生32位校验码,对数据进行校验,反校验时,读取校验256位数据后在对产生的32位校验码取反校验,会产生一个32位crc校验的固定数据
    2022-08-11 07:03:08下载
    积分:1
  • Quartus_II部分实例
    说明:  38译码器,D触发器,全加器,计数器,抢答器,优先编码器,111序列检测器,并行输入转串行输出(poor English. 38 decoder, D trigger, full adder, counter, scrambler, priority encoder, 111 sequence detector, parallel input to serial output)
    2020-05-18 12:06:54下载
    积分:1
  • count23
    一个简单的23计数器,用VHDL实现,可供初学者学习。(A simple 23 counters, with the VHDL implementation, available for beginners.)
    2010-05-10 13:30:44下载
    积分:1
  • 696522资源总数
  • 104042会员总数
  • 18今日下载