登录
首页 » Verilog » (7,4)汉明码

(7,4)汉明码

于 2021-03-29 发布 文件大小:2KB
0 100
下载积分: 1 下载次数: 0
我要下载

代码说明：

  汉明码学习，以（7，4）为例，仿真正常。(Hamming code learning, taking (7, 4) as an example, the simulation is normal.)

文件列表：

(7,4)汉明码\ECC_code.v, 667 , 2019-04-03
(7,4)汉明码\ECC_code_tst.v, 273 , 2019-04-02
(7,4)汉明码\ECC_decode.v, 2963 , 2019-04-11
(7,4)汉明码\ECC_decode_tst.v, 985 , 2019-04-03
(7,4)汉明码, 0 , 2019-05-08

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

  • AM
    说明：  这是AM调制解调的matlab源码，以及噪声分析程序，仅供大家参考(This is the AM modulation and demodulation matlab source, and noise analysis program, for your reference)
    2012-05-28 09:19:10下载
    积分：1
  • 13_usb_test
    利用FPGA硬件编程语言Verilog实现USB通信开发(Realization of USB communication development by using FPGA hardware programming language Verilog)
    2018-08-09 10:08:00下载
    积分：1
  • FPGA_AD7606
    FPGA 与ad70676之间用并口通信 八个通道采集到的电压用串口打印出来(Parallel communication between FPGA and ad70676, the voltage collected by eight channels is printed out with serial port)
    2017-10-27 09:17:15下载
    积分：1
  • 夏宇闻-Verilog数字逻辑设计教程
    说明：  引入了Verilog HDL硬件描述语言介绍了信号处理与硬线逻辑设计的关系，以及有关的基本概念。(In this paper, Verilog HDL hardware description language is introduced to introduce the relationship between signal processing and hardware logic design, as well as the related basic concepts.)
    2019-10-28 13:11:12下载
    积分：1
  • yuandaima
    matlab环境下的残留边带条幅信号的调制与解调，绘出频率密度(matlab environment vestigial sideband modulation and demodulation signal banners, frequency density plot )
    2011-12-22 13:40:08下载
    积分：1
  • 28335 ad9959
    说明：  此代码为使用SPI 用于实现28335控制AD9959输出信号的频率、幅度(This code uses SPI The Frequency and Amplitude of AD9959 Output Signal Controlled by 28335)
    2020-06-24 02:00:02下载
    积分：1
  • costas_pYll_qpsk_1
    这是一个costas实现的QPSK解调器，这个解调器可以实现一个QPSK调制信号的解调！(it is about a demodulator for QPSK！)
    2012-01-06 22:18:51下载
    积分：1
  • modem
    play wave on modem and record wave
    2011-12-04 17:56:10下载
    积分：1
  • AD_DA
    黑金的adda模块资料，质量不错，做电路板的可以作为参考(Black gold ADDA module data)
    2020-12-07 21:39:21下载
    积分：1
  • new
    说明：  vivado2017.4下的串口通信的Verilog源码，一次传输8位，包括发送模块，接受模块，顶层模块(Verilog source code for serial communication under vivado 2017.4, which transmits 8 bits at a time, including sending module, receiving module and top module)
    2020-06-22 20:20:01下载
    积分：1
  • 696522资源总数
  • 104042会员总数
  • 18今日下载

热门标签

Visual C++ matlab C/C++ Java Others Unix_Linux EasyLanguage易语言 Visual Basic C# PDF C++ Delphi VHDL ASP WINDOWS
热门下载

Copyright© 2019-2024 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！